1.1 --- a/stage2/stage2.ld Sat Jun 20 00:10:36 2015 +0200
1.2 +++ b/stage2/stage2.ld Tue Jun 23 23:04:17 2015 +0200
1.3 @@ -1,32 +1,30 @@
1.4 OUTPUT_ARCH(mips)
1.5 ENTRY(_start)
1.6 -MEMORY
1.7 -{
1.8 - ram : ORIGIN = 0x80010000 , LENGTH = 3M
1.9 -}
1.10
1.11 SECTIONS
1.12 {
1.13 - . = ALIGN(4);
1.14 - .text : { *(.text*) } > ram
1.15 + /* Program memory section. */
1.16 +
1.17 + . = 0x80010000;
1.18 + .text2 : { *(.text*) }
1.19
1.20 . = ALIGN(4);
1.21 - .rodata : { *(.rodata*) } > ram
1.22 + .rodata : { *(.rodata*) }
1.23
1.24 . = ALIGN(4);
1.25 - .sdata : { *(.sdata*) } > ram
1.26 + .sdata : { *(.sdata*) }
1.27
1.28 . = ALIGN(4);
1.29 - .data : { *(.data*) *(.scommon*) *(.reginfo*) } > ram
1.30 + .data : { *(.data*) *(.scommon*) *(.reginfo*) }
1.31
1.32 _gp = ALIGN(16);
1.33
1.34 - .got : { *(.got*) } > ram
1.35 + .got : { *(.got*) }
1.36 _got_end = ABSOLUTE(.);
1.37
1.38 . = ALIGN(4);
1.39 - .sbss : { *(.sbss*) } > ram
1.40 - .bss : { *(.bss*) } > ram
1.41 + .sbss : { *(.sbss*) }
1.42 + .bss : { *(.bss*) }
1.43 . = ALIGN (4);
1.44 }
1.45